Une bonne méthode pour se familiariser avec une nouvelle architecture est d’étudier son die. Le die est le morceau de silicium sur lequel sont gravés les transistors qui composent le processeur.  Le die est lui-même issu d’un wafer, une galette de silicium qui compte un grand nombre de dies. Le nombre de die que l’on peut placer sur un wafer conditionne directement le coup de fabrication d’un CPU pour le fabricant. Commençons par voir ce point. Les Core i7 sont, comme les derniers Core 2 « Penryn », gravés avec une finesse de 45 nm sur un wafer de 300 mm de diamètre. Les Penryn comportent 410 millions de transistors sur une surface de 110 mm² alors que les Core i7 « Nehalem » en embarquent 731 millions sur 246 mm². Sachant qu’un wafer de 300 mm coute environ 5000 dollars, nous nous sommes donc livrés à quelques calculs et estimations :

Avec une taille plus que doublée par rapport au Penryn, Nehalem est nettement plus gourmand en espace sur le wafer. En conséquence, un seul wafer de 300 mm ne pourra contenir que 231 dies de processeurs Nehalem contre 533 de Penryn. Parmi ceux-ci, respectivement 185 et 480 seront sains et utilisables. Toutefois, il ne faut pas oublier que les Penryn sont des dies Dual Core alors que Nehalem embarque quatre cœurs. En conséquent, un Core 2 Quad coutera 2 x 10.42$ + 15$ de packaging, soit environ 36$ à produire contre 41$ pour un Core i7. La différence entre les deux n’est donc pas si importante, pour peu qu’on utilise les quatre cœurs. Les déclinaisons Dual Core de l’architecture Nehalem risqueraient, elles, d’être franchement couteuses si Intel se contentait de simplement désactiver deux des quatre cœurs. C’est pourquoi les Lynnfield (Nehalem Dual Core) utiliseront un nouveau die et ne sont attendus que pour 2010. Pour l’instant, les Core i7 sont donc uniquement destinés au haut de gamme.

Voyons maintenant de plus prés l’un de ces dies :

Tout d’abord, il faut bien faire la distinction entre le Core et l’Uncore. Le Core est composé des quatre cœurs et l’Uncore du reste, c'est-à-dire du cache L3, du contrôleur mémoire, des bus QPI, …etc. On remarque tout de suite que les cœurs sont regroupés en deux blocs inversés symétriquement l’un par rapport à l’autre. Le but est bien sur d’homogénéiser la communication entre les cœurs et avec le cache L3. L’Uncore, quant à lui, monopolise la majorité des transistors, soit environ 550 millions, répartis en grosse majorité dans le cache L3 (~450M) et dans les contrôleurs annexes. Selon nos calculs, le cache L3 des Nehalem est toujours basé sur une architecture hardware classique à base de SRAM 6T (6 transistors nécessaires pour stocker un bit de mémoire cache) alors que les cache L1 et L2 sont constitués de SRAM 8T qui supporte mieux les faibles tensions d’alimentation. Cette modification permet l’utilisation de technologies d’économies d’énergie beaucoup plus agressives, au prix toutefois d’une augmentation de la surface du cache de 33% pour une capacité égale. Observons maintenant un des cores :

Sans surprise, son architecture n’est pas bien différente de ce qu’on trouve sur un Penryn. Il est équipé d’un cache L1 de données de 32 Ko et d’instructions de 32 Kops ainsi que d’un cache L2 de 256 Ko. Selon nos estimations, le cœur en lui-même (hors caches) est constitué d’environ 25 millions de transistors, soit une hausse d’un peu plus de 10% par rapport à un Core 2. La différence s’explique principalement par le support de l’Hyperthreading et la nécessité de stocker simultanément deux états en même temps afin de traiter deux threads dans le même pipeline.